Adam Taylor玩转MicroZed系列
Published:
第75部分：放置约束——Pblocks
使用位置约束的原因如下：为了帮助实现时序，或者为了在设计中提供块与块之间的隔离。在深入开展这个话题之前，有一些术语需要我们定义：
- BEL——逻辑中允许网表元素放置在一个片中的基本元素。
- LOC——在设备中放置网表元素的特定位置
- PBlock——物理模块——用来把逻辑模块限制到FPGA中的某一个区域去。
LOC允许你在设备中定义出一个片或一个其它位置。BEL约束允许你定位到一个比LOC更细的粒度，并且找出片中要使用的特定触发器。而PBlocks可以用来把逻辑组合到一起，并且当我们想进行局部重新配置的时候，也可以用它们来定义逻辑区。